老虎說芯

“老虎說芯”由北京大學(xué)微電子專業(yè)本碩，中國(guó)電源學(xué)會(huì)會(huì)員、在半導(dǎo)體行業(yè)有10多年經(jīng)驗(yàn)的胡獨(dú)巍先生撰寫，為大家提供半導(dǎo)體行業(yè)關(guān)于材料、工藝、應(yīng)用、市場(chǎng)、資訊等方面的內(nèi)容。在知乎有同名賬號(hào)。

先進(jìn)封裝核心技術(shù)之一：TSV

更新日期： 2024-09-19
瀏覽次數(shù)： 1070

在先進(jìn)封技術(shù)中，TSV（Through-Silicon Via，硅通孔）是一種關(guān)鍵的垂直互連技術(shù)，它通過在芯片內(nèi)部打通的通道實(shí)現(xiàn)了電氣信號(hào)的垂直傳輸。TSV可以顯著提高芯片之間的數(shù)據(jù)傳輸效率，減少信號(hào)延遲，降低功耗，并提升封裝的集成密度。以下是對(duì)TSV技術(shù)的詳細(xì)解釋。 1. TSV的基本概念 TSV 是一種……

查看詳情 >>

芯片設(shè)計(jì)之功能邏輯仿真

更新日期： 2024-09-11
瀏覽次數(shù)： 1046

Functional Logic Simulation可以看作是芯片設(shè)計(jì)的“邏輯驗(yàn)證”階段，確保設(shè)計(jì)功能如預(yù)期工作。它的主要目的是在時(shí)序無關(guān)的情況下，確認(rèn)芯片的邏輯結(jié)構(gòu)是否正確。這個(gè)步驟幫助工程師在芯片制造之前，發(fā)現(xiàn)并修正設(shè)計(jì)中的邏輯錯(cuò)誤。

查看詳情 >>

為啥6寸晶圓用平邊，8/12寸晶圓用notch？

更新日期： 2024-09-11
瀏覽次數(shù)： 1859

最近讀者提問：“6寸晶圓用平邊，8/12寸晶圓用notch，用Notch 比平邊好，為啥6寸還是用平邊”這個(gè)問題時(shí)，我們可以從晶圓制造、工藝要求、歷史原因和設(shè)備兼容性等多個(gè)角度進(jìn)行分析。

查看詳情 >>

聊聊晶圓和芯片量產(chǎn)階段的full-mask

更新日期： 2024-09-06
瀏覽次數(shù)： 1895

在集成電路工藝中，“full-mask”是一個(gè)關(guān)鍵概念，它涉及到半導(dǎo)體制造過程中掩模版的使用。掩模版是半導(dǎo)體光刻工藝中用于硅片表面圖案化的光學(xué)工具。掩模版上有微小的圖案，這些圖案將通過光刻過程轉(zhuǎn)移到硅片的光刻膠上，從而定義了芯片的功能區(qū)和布線層。

查看詳情 >>

SOI晶圓的結(jié)構(gòu)、分類、優(yōu)勢(shì)、下游應(yīng)用

更新日期： 2024-09-02
瀏覽次數(shù)： 1532

SOI（Silicon-On-Insulator）是一種半導(dǎo)體制造技術(shù)，其中硅晶圓的一部分被絕緣層（通常是二氧化硅）隔離開來，這樣可以有效地減少寄生電容和漏電流，提升器件性能。

查看詳情 >>

如何理解晶圓制造的良率（Yield）

更新日期： 2024-08-27
瀏覽次數(shù)： 2081

在晶圓制造中，良率的管理和提升是一個(gè)復(fù)雜而持續(xù)的過程，需要在工藝、設(shè)計(jì)、材料、設(shè)備等多個(gè)方面進(jìn)行綜合的優(yōu)化和管理。通過數(shù)據(jù)的分析、持續(xù)改進(jìn)的策略、客戶協(xié)同的優(yōu)化，最終實(shí)現(xiàn)良率的最大化，提高產(chǎn)品質(zhì)量和產(chǎn)線效率。

查看詳情 >>

晶圓測(cè)試與芯片測(cè)試有什么不同？

更新日期： 2024-08-19
瀏覽次數(shù)： 1272

晶圓測(cè)試（CP）屬于“晶圓級(jí)”工藝，數(shù)千顆甚至數(shù)萬顆裸芯片高度集成于一張晶圓上，對(duì)測(cè)試作業(yè)的潔凈等級(jí)、作業(yè)的精細(xì)程度、大數(shù)據(jù)的分析能力等要求較高，因此技術(shù)實(shí)力較強(qiáng)的測(cè)試廠商通過精益生產(chǎn)能夠?qū)崿F(xiàn)更好的效益，拉開與其他對(duì)手的差距。

查看詳情 >>

先進(jìn)封裝技術(shù)CoWoS分享紀(jì)要

更新日期： 2024-08-16
瀏覽次數(shù)： 1745

臺(tái)積電的CoWoS（Chip On Wafer On Substrate）技術(shù)是一種先進(jìn)的半導(dǎo)體封裝技術(shù)，旨在提升集成電路的性能、減小封裝尺寸，并有效降低功耗。CoWoS技術(shù)通過在一個(gè)硅中介層（Interposer）上集成多個(gè)芯片（或芯片組），形成一個(gè)高性能的封裝解決方案。該技術(shù)主要應(yīng)用于需要高帶寬和低延遲的高性能計(jì)算……

查看詳情 >>

Semicon半導(dǎo)體工藝：干法刻蝕與濕法刻蝕的區(qū)別和特點(diǎn)

更新日期： 2024-08-16
瀏覽次數(shù)： 2035

半導(dǎo)體制造工藝中的刻蝕是利用物理和(/或)化學(xué)方法有選擇性地從晶圓表面去除不必要材料的過程?？涛g工藝通常位于光刻工藝之后，利用刻蝕工藝對(duì)定義圖形的光阻層侵蝕少而對(duì)目標(biāo)材料侵蝕大的特點(diǎn)，從而完成圖形轉(zhuǎn)移的工藝步驟。刻蝕工藝主要分為干法和濕法兩種。

查看詳情 >>