8月10日，《NanoDesigner全定制IC設(shè)計(jì)解決方案》網(wǎng)絡(luò)研討會(huì)火熱舉行，格倫電子高級應(yīng)用經(jīng)理陸文忠分享了NanoDesigner產(chǎn)品的設(shè)計(jì)初衷、技術(shù)優(yōu)勢和戰(zhàn)略實(shí)施。 錯(cuò)過直播也沒問題。 本文介紹了運(yùn)行整個(gè)EDA流程的平臺產(chǎn)品NanoDesigner。

近幾年，國際對國內(nèi)半導(dǎo)體行業(yè)的出口管制措施越來越嚴(yán)格，涉及到半導(dǎo)體、通信等行業(yè)。最近又有消息傳出要對特定類型的EDA軟件實(shí)施新的出口限制，將波及到14nm及以下制程，旨在減緩中國設(shè)計(jì)和制造先進(jìn)芯片的能力，比如需要大算力的人工智能芯片等。

目前我國半導(dǎo)體產(chǎn)業(yè)的生態(tài)還不夠完善，存在很多缺陷。作為集成電路設(shè)計(jì)與制造流程的支撐，EDA工具必須不斷創(chuàng)新以滿足IC產(chǎn)業(yè)的發(fā)展需求。概倫電子一直致力于以DTCO(Design Technology Co-Optimization)流程創(chuàng)新推動(dòng)設(shè)計(jì)和制造兩大環(huán)節(jié)的深度聯(lián)動(dòng)，針對不同應(yīng)用打造EDA參考設(shè)計(jì)流程。

基于以上原因，概倫電子推出承載EDA全流程的平臺產(chǎn)品NanoDesigner，并搭配已在國內(nèi)外市場深耕多年的電路仿真器NanoSpice系列，完美對接不同類型不同工藝的設(shè)計(jì)需求，打造制造和設(shè)計(jì)EDA全流程，支撐集成電路行業(yè)的發(fā)展，提升產(chǎn)業(yè)競爭力。

NanoDesigner為用戶提供一個(gè)靈活、可擴(kuò)展的存儲和模擬/混合信號IC的全定制電路設(shè)計(jì)平臺，支持原理圖設(shè)計(jì)NDSE(NanoDesigner Schematic Editor)、智能化版圖編輯NDLS (NanoDesigner Layout Suite)、交互式物理驗(yàn)證iDRC/iLVS以及AI算法驅(qū)動(dòng)的電路設(shè)計(jì)優(yōu)化ND Optimizer。

NanoDesigner產(chǎn)品界面直觀、易操作，無縫集成概倫電子電路仿真器NanoSpice系列引擎、良率導(dǎo)向設(shè)計(jì)平臺NanoYield、大容量波形查看器NanoWave，并全面兼容Open Access數(shù)據(jù)庫等業(yè)界標(biāo)準(zhǔn)文件、各類標(biāo)準(zhǔn)工具接口，還支持強(qiáng)大的電路查看、編輯、自動(dòng)連接等功能選項(xiàng)，真正做到整合原理圖與版圖設(shè)計(jì)、電路仿真與分析、物理驗(yàn)證與設(shè)計(jì)自動(dòng)化于一體，為以各類存儲器電路、模擬電路等為代表的定制類芯片設(shè)計(jì)提供完整的EDA全流程，從而極大地提升設(shè)計(jì)效率。

NanoDesigner綜合設(shè)計(jì)平臺為用戶提供豐富的電路模板庫、智能的輔助設(shè)計(jì)界面與插件、APR相關(guān)以及PV驗(yàn)證工具，以及類似C++的AXEL解釋性語言與Python語言用于支撐用戶進(jìn)行腳本開發(fā)編輯。其中基于AI以及遺傳進(jìn)化算法的優(yōu)化器，將應(yīng)用于器件、工藝及電路優(yōu)化。在電路優(yōu)化方面，可以利用自動(dòng)調(diào)整電路中的器件參數(shù)，例如器件的尺寸參數(shù)及設(shè)計(jì)變量參數(shù)，通過不斷仿真迭代、雜交變異，自動(dòng)生成滿足spec和constraint的最優(yōu)器件組合，在設(shè)計(jì)與制造的相關(guān)階段實(shí)現(xiàn)協(xié)同優(yōu)化。

DTCO由來已久，其實(shí)現(xiàn)需要在設(shè)計(jì)與工藝端共同發(fā)力，協(xié)同優(yōu)化。概倫電子的DTCO理念涉及工藝開發(fā)、建模建庫、IP/電路設(shè)計(jì)、仿真驗(yàn)證、性能/良率優(yōu)化和芯片制造等多個(gè)環(huán)節(jié)，包含的多種優(yōu)化引擎其目標(biāo)是讓工藝、器件、電路得到優(yōu)化。例如，內(nèi)建的優(yōu)化器會(huì)優(yōu)化stand cell的布局布線、幫助快速生成版圖，快速進(jìn)行包含stand cell的電路仿真，用仿真結(jié)果來引導(dǎo)工藝和器件的優(yōu)化。對于半導(dǎo)體器件SPICE模型、PDK工藝設(shè)計(jì)包和標(biāo)準(zhǔn)單元庫這些Design Enablement底層支撐單元的快速開發(fā)技術(shù)是概倫電子DTCO流程的一大特點(diǎn)。

NanoDesigner的推出標(biāo)志著概倫電子以DTCO理念創(chuàng)新打造應(yīng)用驅(qū)動(dòng)的EDA全流程的戰(zhàn)略落地，將繼續(xù)致力于為行業(yè)解決存儲器設(shè)計(jì)與制造、先進(jìn)工藝開發(fā)、高端芯片競爭力提升等關(guān)鍵問題。



免責(zé)聲明：本文轉(zhuǎn)載自“ 概倫電子Primarius”，本文僅代表作者個(gè)人觀點(diǎn)，不代表薩科微及行業(yè)觀點(diǎn)，只為轉(zhuǎn)載與分享，支持保護(hù)知識產(chǎn)權(quán)，轉(zhuǎn)載請注明原出處及作者，如有侵權(quán)請聯(lián)系我們刪除。